실리콘 커패시터: AI 반도체가 요구하는 차세대 패시브 소자

 

2026년 5월 · 삼성전기 1.5조 공급계약 배경과 기술적 함의

---

1. 왜 지금 실리콘 커패시터인가

AI 가속기(GPU, NPU)의 연산 밀도가 높아질수록 코어 전압 레일에서 발생하는 순간 전류 스파이크(di/dt)도 커진다. HBM3E와 결합된 CoWoS 패키지는 수백 ps 단위의 전력 과도 응답을 요구하는데, 이를 패키지 외부 PCB 레벨 MLCC만으로 대응하는 것은 ESL(기생 인덕턴스) 한계 때문에 사실상 불가능하다.

 

답은 패키지 내부, 칩에 최대한 가까운 곳에 커패시터를 두는 것이다. 전류 경로를 물리적으로 줄여 ESL을 최소화하는 개념이며, 이 자리를 차지할 수 있는 부품이 바로 실리콘 커패시터다.

---

2. 구조와 동작 원리

실리콘 커패시터는 반도체 공정으로 실리콘 웨이퍼 위에 만드는 커패시터 전용 칩이다. 핵심 구조는 딥 트렌치(deep trench)다. 웨이퍼 표면을 수직으로 수십 μm 깊이까지 수백만 개 에칭한 뒤, 그 벽면에 산화막(유전체)과 전극을 CVD/ALD로 증착한다. 단위 면적당 전극 표면적이 수백 배 늘어나 작은 칩 크기에도 높은 정전 용량을 구현한다.

 

MLCC Class II(X7R 등)와 비교하면 차이가 명확하다. MLCC는 DC 바이어스가 걸리면 정전용량이 30~50% 감소하고, 0201 이하 소형화에 한계가 있으며, 패키지 외부 실장 구조상 ESL을 줄이는 데도 한계가 있다. 실리콘 커패시터는 전압 계수가 거의 없고, 패키지 임베딩이나 칩 근방 실장이 가능하며, ESL과 온도 특성 모두 우수하다.

 

다만 두 부품은 경쟁 관계가 아니다. MLCC는 PCB 레벨 1차 디커플링을, 실리콘 커패시터는 패키지 내부 마지막 방어선 역할을 담당한다. 계층적 PDN(전력 분배 네트워크) 설계의 각기 다른 계층을 맡는 구조다.

---

3. 삼성전기 1.5조 공급계약의 의미

삼성전기는 2026년 5월 20일, 미국 빅테크와 1조 5,570억원 규모의 실리콘 커패시터 공급계약을 공시했다. 계약 기간은 2027년 1월부터 2028년 12월까지 2년이며, 계약금액은 2025년 연매출의 13.8%에 달한다. 공시 다음날 주가는 장중 11.7% 급등했다.

 

이 계약이 주목받는 이유는 단순한 수주 규모 때문만이 아니다. 삼성전기가 실리콘 커패시터를 신성장 동력으로 육성해온 이래 첫 대규모 상업적 성과라는 점, 그리고 기술 진입 장벽이 높아 소수 기업이 과점해온 시장에 본격 진입했다는 신호탄이라는 점에서 의미가 크다.

 

삼성전기의 경쟁력은 MLCC로 수십 년간 축적한 초미세 적층 공정 역량에서 나온다. 웨이퍼 기반 공정으로 전환하면서도 대량 양산 인프라와 고객사 인증 체계를 그대로 활용할 수 있어, 기술력은 있어도 양산 능력이 부족한 후발 스타트업 대비 결정적 우위를 갖는다.

---

4. 경쟁사 현황

현재 시장은 상위 5개사가 전체 매출의 약 63%를 점유하는 중간 집중도 구조다.

 

선두는 Murata(시장점유율 약 18%)다. 프랑스 IPDiA를 인수해 실리콘 커패시터 원천 기술을 확보했고, RF·통신 분야에서 오랜 레퍼런스를 보유하고 있다. 다만 AI 서버향 대량 양산 경쟁력은 삼성전기 대비 약점으로 꼽힌다. Vishay는 약 15% 점유율로 2위이며, Kyocera AVX와 함께 항공우주·군용 고신뢰성 시장에 강점을 갖고 있다.

 

가장 구조적인 위협은 TSMC와 GlobalFoundries다. CoWoS, 3D Fabric 등 첨단 패키지 안에 임베디드 커패시터를 번들로 제공하면서, 이산 부품과 통합 부품 사이의 경계를 흐리고 있다. 파운드리가 패키지 레벨에서 커패시터 기능까지 흡수한다면 독립 부품 시장이 잠식될 수 있다. 미국계 스타트업 Empower Semiconductor는 AI 서버 전원 통합에 특화된 기술을 개발 중이나, 양산 인프라가 없어 단기 위협은 제한적이다.

---

5. 기술 트렌드와 산업 전망

딥 트렌치 실리콘 커패시터는 현재 가장 빠르게 성장하는 기술 세그먼트다. 향후 발전 방향은 세 축으로 요약된다.

 

첫째는 용량 밀도 향상이다. 트렌치 종횡비(aspect ratio) 확대와 high-k 유전체 적용으로 단위 면적당 용량을 높이는 방향이며, 현재 수십~수백 nF/mm² 수준에서 μF/mm² 달성이 중장기 목표다.

 

둘째는 패키지 통합 심화다. 현재 이산 칩 실장 방식에서 기판 임베딩(embedded die) 방식으로 전환이 진행 중이다. 칩과 기판 사이 전류 경로를 더 줄여 PDN 임피던스를 낮추는 것이 목적이며, 이 방향이 파운드리 임베디드 솔루션과의 경쟁 구도를 결정할 핵심 변수다.

 

셋째는 응용 다변화다. AI 서버를 기폭제로, 자율주행 ADAS(고온·고신뢰성 요구), 모바일 SoC 순으로 수요가 확산될 것으로 보인다. 각 시장마다 요구하는 온도 범위, 패키지 형태, 인증 기준이 다르기 때문에 단순 양산 능력 이상의 애플리케이션별 대응 역량이 요구된다.

 

AI 칩 전력 밀도 증가는 구조적 트렌드이므로 수요 자체는 장기적으로 확실하다. 관건은 딥 트렌치 공정의 수율·원가 개선 속도와, 파운드리 임베디드 솔루션이 이산 부품 시장을 얼마나 잠식하느냐다. 삼성전기는 이번 수주로 양산 능력을 증명했고, 이제 고객 다변화와 차세대 공정 개발이 다음 과제다.