3상 VVVF 드라이브의 위상 동기화: PLL 설계 및 PSIM 검증

1. 서론

3상 교류 시스템에서 두 개의 VVVF(Variable Voltage Variable Frequency) 드라이브를 운영할 때, 상단 VVVF의 위상 변화를 하단 VVVF가 정확하게 추종하는 것은 중요한 제어 과제이다.

 

본 문서에서는 위상 잠금 루프(Phase-Locked Loop, PLL)를 이용하여 이 문제를 해결하는 방법을 다룬다. 특히 2Hz 대역폭의 P(비례) 제어기를 설계하고, PSIM 시뮬레이션으로 성능을 검증한다.

---

2. 시스템 개요

2.1 기본 구성

상단 VVVF로부터 추출된 기준 신호는 V1(기준 위상 신호)이며, 하단 VVVF의 측정 신호는 V2(측정 위상 신호)이다. 위상 오차를 계산하고, P 제어기를 통해 하단 VVVF의 주파수를 조정하면, 위상이 자동으로 동기화된다.

 

중앙 제어 블록은 다음으로 구성된다:

• 위상 비교기: V1과 V2로부터 위상 오차 계산
• P 제어기: 오차에 비례하는 제어 신호 생성
• VCO(Voltage-Controlled Oscillator): 제어 신호를 적분하여 위상 조정

[그림 1: 실제 회로도 - 3상 VVVF 위상 동기화 시스템]

---

3. 위상 오차 검출 원리

3.1 벡터 외적을 이용한 위상 검출

3상 전압 시스템에서 선간 전압은 벡터로 표현된다. 두 벡터의 외적은 그들이 이루는 각도에 대한 정보를 담고 있다:

$$\mathbf{V2} \times \mathbf{V1} = |\mathbf{V2}||\mathbf{V1}|\sin(\theta_e)$$

여기서 θ_e는 두 벡터 사이의 위상 오차이다.

3.2 작은 신호 근사

위상 오차가 작을 때(약 ±0.5 rad 이내), 다음의 선형 근사가 성립한다:

$$\sin(\theta_e) \approx \theta_e$$

따라서 정규화된 외적 값은 직접적으로 위상 오차를 나타낸다:

$$\text{ph_err} = \frac{\mathbf{V2} \times \mathbf{V1}}{|\mathbf{V2}||\mathbf{V1}|}$$

본 시뮬레이션에서 다루는 ±0.1 rad(약 ±5.7도)는 충분히 작은 범위이므로, 이 근사는 높은 정확도를 제공한다.

---

4. P 제어기 설계

4.1 1-Pole 시스템의 특성

이 시스템은 1-Pole 시스템이다. 루프 내에 VCO(순수 적분기)라는 단 하나의 적분 요소가 존재하므로, P 제어만으로도 위상 스텝 입력에 대해 정상상태 오차가 0이 된다.

4.2 게인 계산

1-Pole 시스템에서 P 제어기의 게인은 시스템의 적분 계수 L과 목표 대역폭 F_cb에 의해 결정된다:

$$K_p = 2\pi \times L \times F_{\text{cb}}$$

이 시스템에서 L = 1이므로:

$$K_p = 6.28 \times F_{\text{cb}}$$

목표 대역폭이 2Hz일 때:

$$K_p = 6.28 \times 2 = 12.56$$

4.3 제어 신호

P 제어기의 비례 게인은 다음과 같이 설정된다:

$$u(t) = K_p \times \text{ph_err}(t) = 12.56 \times \text{ph_err}(t)$$

여기서 u(t)는 제어 신호이고, 이는 VCO에 입력되어 위상 변화율을 제어한다.

4.4 설계 파라미터

파라미터 값 단위 설명

목표 대역폭 (F_cb)	2	Hz	제어 루프의 응답 속도
적분 계수 (L)	1	-	VCO는 순수 적분기
비례 게인 (Kp)	12.56	-	설계된 P 제어기 게인
최대 위상 오차	0.1	rad	시뮬레이션 입력 신호 크기

---

 

5. PSIM 시뮬레이션

5.1 시뮬레이션 모델

[그림 2: 단순화된 제어 블록 다이어그램]

 

기준 위상 신호 발생기는 계단 입력으로 위상을 단계적으로 변경한다:

• t = 0~0.1s: θ_ref = +0.1 rad
• t = 0.1~0.2s: θ_ref = -0.1 rad
• t = 0.2s 이후: θ_ref = 0

위상차 계산기는 외적을 이용하여 ph_err = θ_ref - θ_out을 계산한다(작은 신호 조건에서). P 제어기는 u(t) = 12.56 × ph_err(t)를 계산한다. VCO는 적분기로서 θ_out(t) = ∫u(t) dt를 수행한다.

5.2 시뮬레이션 조건

• 샘플링 주파수: 1 kHz (제어 대역폭의 500배)
• 시뮬레이션 시간: 2초
• 시간 단계: 0.001초 (1ms)
• 초기 조건: θ_out(0) = 0

5.3 시뮬레이션 결과

 

[그림 3: PSIM 시뮬레이션 결과 - 위상 추종 응답 및 위상 오차 신호]

 

위상 추종 응답 그래프에서 기준 위상 θ_ref(빨간색)와 위상 오차 ph_err(파란색)을 확인할 수 있다. 각 위상 스텝 변화 후 약 0.25초 내에 상승하고, 약 0.5초 내에 안정화되며, 오버슈트는 거의 없다.

 

초기에 ±0.1 rad의 오차가 발생하지만, 이후 지수적으로 0에 수렴한다. 정상상태에서 오차는 거의 0이 되어, 1-Pole P 제어의 이론적 예측을 확인할 수 있다.

 

V1과 V2의 파형(하단 그래프)은 두 신호가 위상 동기화 상태에서 운영되고 있음을 보여준다. 시뮬레이션 진행에 따라 두 신호의 위상이 점진적으로 일치되어가는 과정을 관찰할 수 있다.

---

 

6. 결론

3상 VVVF 시스템의 위상 동기화는 외적 기반의 위상 검출과 1-Pole P 제어를 조합하여 간단하면서도 효과적으로 구현할 수 있다. 2Hz 대역폭의 P 제어기(Kp=12.56)는 PSIM 시뮬레이션으로 검증되었으며, 위상 스텝 입력에 대해 정상상태 오차 0, 빠른 정정 시간(약 0.5초)의 성능을 달성한다.

 

이 방법은 복잡한 PLL 이론을 이해하기 쉬운 1-Pole 시스템 개념으로 단순화하며, 참고 문헌의 설계 공식을 직접 적용할 수 있다는 장점이 있다.

---

참고 문헌

[1] [제어 이론-8] 원점 단일 극점(Single Pole) 시스템의 비례 제어, https://hyyoo66.tistory.com/63

[2] [제어 이론-9] 원점 단일 극점(Single Pole) 시스템의 PI 제어, https://hyyoo66.tistory.com/122